verilog设计过程寄存器使用#1的问题verilog代码中使用#1延迟结论与建议
verilog代码中使用#1延迟有这样子的一种“神话”，为了修正非阻塞赋值的问题，要求加上#1 delay。因此在一般的非阻塞赋值中经常会看到#1的延迟，工程师的解释是为了防止非阻塞赋值奔溃。实际上，加不加#1都不会导致非阻塞赋值奔溃！在非阻塞赋值的RHS加#1延迟，既有好的原因，也有很多坏的原因。好的原因1：在非阻塞赋值上加#1，输出变化会有一个时间单位的延迟，便于查看波形。例如，看一下下面...
