开放西装

文章
4
资源
0
加入时间
2年10月21天

Verilog之计数器资源优化

Verilog之计数器资源优化       采用Verilog编写计数器延时或定时时,会消耗FPGA的片内资源,同时也进而对综合出来的逻辑电路的路径延时产生影响。为此本文探讨以下两种情况对FPGA片内资源的消耗,以及路径延时对系统最大工作频率的影响。其一,计数器实现语句位于同一个always逻辑块中;其二,计数器实现语句采用单独的always逻辑块,与程序其他逻辑块相互独立。    (1)

大白话netfilter

背景最近在看k8s源码,读到了kube proxy,网络应该是k8s里重要的一章节,看着看着发现还是之前学的又给忘了,所以先来一波技术储备。netfilternet+filter,filter是过滤的意思,那我们从字面分析就是过滤数据包从而达到防火墙的目的。上面说netfilter位于内核空间,那也就是说netfilter在内核空间设立了一个个检测点(HOOK)。NF_IP_PRE_ROUTING刚刚进入网络层的数据包通过此点NF_IP_LOCAL_IN经路由查找后,送往本机的通过此检查点