【FPGA】基于vivado的AM调制与解调（verilog）（三、软件操作篇）1.创建工程，添加设计文件、仿真文件2.调用IP核3.编译与仿真
目录1.创建工程，添加设计文件、仿真文件2.调用IP核（1）DDS（产生特定频率正余弦信号的）（2）乘法器（3）fir滤波器3.编译与仿真1.创建工程，添加设计文件、仿真文件打开vivado，创建工程，需要改工程名和选择芯片，其余一路next。（怕芯片要求不一样，就不放图了）。创建好工程后，新建设计文件起个名字点击finish双击打开，即可编写设计程序写完设计文件，写仿真文件命名时，习惯在设计文件名后面加tb作为仿真文件名。创建完了在这找，双击打开，写程序2.调用IP核（
