结实画笔

文章
8
资源
0
加入时间
2年10月21天

序列信号发生器

Verilog 序列信号发生器的三种设计思路序列信号发生器:同步脉冲作用下循环地产生一串周期性的二进制信号的逻辑器件。例如产生:100111方法1:状态机选择格雷码,每个状态输出一位module divider_odd(input clk,input rst_n,input [5:0] in,//输入序列output reg out);reg [2:0] state;parameter s0=000,s1='b001,s2='b011,s3='b010,s4='b110,s5='b1

IOS中定时器NSTimer的开启与关闭

调用一次计时器方法:myTimer = [NSTimer scheduledTimerWithTimeInterval:1.5 target:self selector:@selector(scrollTimer) userInfo:nil repeats:NO];//不重复,只调用一次。timer运行一次就会自动停止运行重复调用计时器方法:timer = [NSTim