EDA与VHDL作业（4）
题目：设计一个具有同步置1，异步清零的D触发器。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DFF1 IS PORT(CLK, D, CLR, SET : IN STD_LOGIC; Q : OUT STD_LOGIC);END DFF1;ARCHITECTURE BHV OF DFF1 ISBEGIN
