FPGA同步复位和异步复位的区别以及设计处理FPGA复位信号的设计处理
FPGA同步复位和异步复位的区别以及设计处理特点同步复位：同步复位信号跟寄存器的时钟是同步的，只有在时钟的跳变沿到来之后才会生效，对应verilog代码如下(这种写法会被编译器综合成同步复位)：always@(posedge clk) begin if(!rst_n) begin ...end异步复位：异步复位信号是直接到达寄存器的复位端，跟寄存器的时钟无确定的时序关系，对应的verilog代码如下这种写法会被编译器综合成异步复位)：always@(posedge clk or neg
