第一章数字电路时序分析---建立保持时间周期约束理论建立/保持时间是什么为何会有建立和保持时间FPGA的建立与保持时间总结
#时钟约束理论# 系列文章目录第一章 数字电路时序分析—建立保持时间文章目录周期约束理论建立/保持时间是什么为何会有建立和保持时间FPGA的建立与保持时间总结周期约束理论在数字电路设计中，有组合逻辑电路和时序逻辑电路，但是往往很大一部分都是时序电路，因此进行时序约束是数字电路的一个不可少的工作，才能保证数字电路在需要的性能范围内正常工作。首先来看什么是时序约束，泛泛来说，就是我们告诉软件（Vivado、ISE等）从哪个pin输入信号，输入信号要延迟多长时间，时钟周期是多少，让软件PAR
