学完后的收获：什么是寄存器，它能做什么、有什么特性、如何用 Verilog 语言来描述。组合逻辑最大的缺点就是会存在竞争冒险，时序逻辑最基本的单元就是寄存器，寄存器具有存储功能，一般是由 D 触发器构成，由时钟脉冲控制，每个 D 触发器（D Flip Flop ，DFF）能够存储一位二进制码。其复位又分为同步复位和异步复位。同步复位的 D 触发器中的“同步”是和工作时钟同步的意思，异步复位的 D 触发器中的“异步”是和工作时钟不同步的意思。主要就是复位有效的条件是“立刻”执行还是等待“沿”再执行
FPGA
2023-05-26
37 点赞
0 评论
56 浏览
