ADC之LVDS接收数据并转换
一、知识点:1、在FPGA设计过程,尤其是算法实现时hi,有时往往需要选取某个变量的动态范围地址,而verilog中常规的向量标识方法a[MSB:LSB]往往会发生错误,在此可借用a[BASE :- WIDTH]的方式实现。a[BASE+:(/-:)WIDTH]BASE:基地址WIDTH:数据宽度,固定。2、ADC选用EV10AQ190,10bit,选用单通道模式,传输接口:4...