4位先行进位加法器的vhdl程序_VHDL学习笔记（1）
带有异步复位端的D触发器带有异步复位端的D触发器1.原理：（D触发器是靠时钟的上升沿触发的，rst低电平使能）rst=1时，无论时钟是什么状态，q均被置为低电平（0）rst=0时，时钟为上升沿，输入的值传送给输出，即d的波形传送给q 时钟为下降沿，q被置为低电平（0）2.代码：LIBRARY 3.代码解析：LIBRARY 库声明格式如上。lLIBRARY,USE是VH...
