数字IC设计流程相关名词梳理及各流程EDA工具总结
目录1. 数字IC设计流程相关名词梳理半定制设计（ASIC）：RTL ( Register Transfer Level)设计：功能验证：逻辑综合：形式验证：STA ( Static Timing Analysis，静态时序分析) ：时钟树综合CTS（Clock Tree Synthesis）：布局布线：Extrat RC和STA：版图物理验证：GDSII文件：2. IC设计过程中用到的EDA工具总结1. 数字IC设计流程相关名词梳理 半定制设计
