基于FPGA的千兆以太网设计 DDIO模块描述： check_sum模块描述：上位机软件：
今天给大侠带来基于FPGA的千兆以太网设计，话不多说，上货。一、设计概述由于设计比较复杂，本篇带来设计流程以及设计思路，仅供各位大侠参考。本篇通过管理数据输入输出MDIO配置PHY寄存器，使其工作在千兆通信模式下。FPGA通过ddio_out的IP核将数据单沿转双沿通过TX发送到PHY-A，PHY—B把收到的数据RX通过ddio_in的IP核双沿转单沿给FPGA采集，实现FPGA与PHY的交互通信。通过FPGA的SDRAM控制模块对SDRAM进行读写和刷新的操作，从而进行数据的存..
