高贵季节

文章
4
资源
0
加入时间
2年10月17天

Verilog实现二进制码与格雷码转换

格雷码是一种常见的编码方式,相邻状态间只有一位不同;这就意味着相邻两个状态间进行转换时,只有一位发生变化,因而极大的减小了出错几率。(反之,如果使用二进制编码,如011->100时三位均发生改变,因此出错的机率就会大大增加)。格雷码以及其余常见编码的知识详见:Verilog常见编码方式:二进制码、格雷码、独热码如上所述,格雷码作为一种错误最小化的编码方式,常用于状态机等多种场合。二进...

Quartus II 实验 (二)——VHDL 4位加法器和4位乘法器0x1 前言 0x2 四位乘法器0x3四位加法器0x4 在此给出两份文件供大家参考

0x1 前言计算机组成原理实验项目要求之一,使用Quartus II的VHDL语言制作一个4位加法器和4位乘法器,并烧到试验箱中进行测试。关于我所使用的试验箱DICE-E213的部分介绍请参照 Quartus II 实验 (一)——软件和试验箱DICE-E213的基本说明0x2 四位乘法器首先说明目录结构:||-- and4a|-- ls283|--...