Xilinx IDDR及ODDR使用总结概述
概述AD9361数据接口采用了DDR双沿采样模式，如下所示，AD9361与Xilinx FPGA通信需要用到其IDDR和ODDR原语，为加深记忆，将IDDR及ODDR使用总结如下。IDDRIDDR是将1 bit的双沿采样输入转换为2bit的单沿采样输出，IDDR框图如下图所示，其中D为双沿采样输入端，C为时钟输入，CE为时钟使能，S为置位信号，R为复位信号，Q1和Q2单沿采样输出端。IDDR #(.DDR_CLK_EDGE ("SAME_EDGE_PIPELINED"
