EDA第三次实验(VHDL)--时序电路设计
7. 分频器设计(分频输出：1Hz或2Hz的信号)要求：实验开发板上有一个50MHz的时钟脉冲（此频率过高，接到开发板的LED灯后，无法观察到LED灯一 亮一灭的过程），设计一个分频器，使得分频后的时钟脉冲接到开发板上的LED灯后，肉眼可以观察到LED灯 闪烁。8. 设计一个十进制加法计数器使用设计的分频器的输出信号作为计数器的时钟输入，再利用第二次实验中设计的七段显示译码器显示 计数值。9. 巴克码发生器设计和巴克码检测器设计。实验任务一：分频器设计【实验代码】library ie
