计数器 FPGA 电路实验 作业
实验内容一使用Veriog - HDL 语言，DE0 FPGA 开发板 按照如下要求设计一个计数器电路 。功能描述在 DE0 开发板的 最右侧 的 HEX LED 数码管上，进行计数并用十进制数进行显示。计数器特征如下只能使用一个50MHz的时钟信号，不要有计数器分频的信号作为时钟该计数器在电路复位后会循环的从0值递增计数到最大值，计数最大值是一个循环变化的过程
粗犷黑裤
他的归档
热门文章
