常见Verilog运算符（逻辑运算符、按位运算符、缩位运算符、迭代连接运算符、移位运算符）
Verilog逻辑运算符与按位运算符：区别：按位运算符进行逐位的逻辑运算（如：与或非），输出与输入位数一致； 逻辑运算符进行逻辑运算，不关注输入的某一位而是将输入作为整体进行逻辑操作，输出位数为1；列举： 与：& 按位与；&& 逻辑与； 或：| 按位或；|| 逻辑或； 非：~ 按位非；！...
