概述
通常利用写顶层文件来例化各个子模块，定义中间端口去例化子模块间的数据传递。
例如
module test（
input a,
inputb,
output c
）;
wire c;
wire e;
test1 inst(
.a1(a), //input
.b1(b), //input
.c1(e) //output
);
test2 inst(
.a2(a), //input
.b2(e), //input
.c2(c) //out
);
那么test就是顶层文件了，test1和test2就是其下的子模块了，两者相互间有数据传递 ，e来自test1的输出送给test2作输入。
就是简单举个例子，仅供参考哈！
最后
以上就是清秀黄豆为你收集整理的【转载】verilog中模块和模块间的组合的全部内容，希望文章能够帮你解决【转载】verilog中模块和模块间的组合所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复