1.# ** Error: ../../code/Rtl/send_to_lvds_n.v(167): A begin/end block was found with an empty body. This is permitted in SystemVerilog, but not permitted in Verilog. Please look for any stray semicolons.
问题原因 提示行 多了一组 “；”
最后
以上就是老迟到雨最近收集整理的关于Debussy与modelsim仿真问题（systemverilog和verilog）的全部内容，更多相关Debussy与modelsim仿真问题（systemverilog和verilog）内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复