我是靠谱客的博主 淡淡身影,最近开发中收集的这篇文章主要介绍[Verilog]中断(IRQ)控制模块开发                      中断(IRQ)控制模块开发,觉得挺不错的,现在分享给大家,希望可以做个参考。

概述

                      中断(IRQ)控制模块开发

 

       前言:中断服务是ASIC设计过程中非常重要的一个模块,使用非常广泛,本文将总结一些常用的IRQ设计方案。

 

一、中断生成模块开发实例

module cm_slv_dec_irq_gen(
  input             rst_b,
  input             bclk_ck,
  input  wire       rg_irq_function_on,
  input  wire       rg_irq_sw_mode_clear_en,
  input  wire       rg_irq_sw_clr_str,
  input  wire       err_pulse,
  input  wire       irq_taken,
  output wire       irq_valid
);

reg                 err_level;
reg                 err_mask;

wire                err_level_str;
wire                err_level_clr;

wire                err_mask_str;
wire                err_mask_clr;

assign err_level_set = rg_irq_function_on & err_pulse;

assign err_level_clr = rg_irq_sw_mode_clear_en & rg_irq_sw_clr_str & err_mask  |
                       rg_irq_sw_mode_clear_en & rg_irq_sw_clr_str & irq_taken |
                      ~r

最后

以上就是淡淡身影为你收集整理的[Verilog]中断(IRQ)控制模块开发                      中断(IRQ)控制模块开发的全部内容,希望文章能够帮你解决[Verilog]中断(IRQ)控制模块开发                      中断(IRQ)控制模块开发所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
点赞(33)

评论列表共有 0 条评论

立即
投稿
返回
顶部