verilog将100mhz分频为1hz_verilog怎么实现分频？

127 阅读 0 评论 84 点赞

我是靠谱客的博主心灵美芒果，最近开发中收集的这篇文章主要介绍verilog将100mhz分频为1hz_verilog怎么实现分频？，觉得挺不错的，现在分享给大家，希望可以做个参考。

满意答案

52kzw

2018.01.31

采纳率：43% 等级：10

已帮助：1724人

直接给代码给你吧！只需要把F_DIV倍修改下就行！

加分哦！呵呵

//*******************************************************//

// 任意整数分频模块 //

//*******************************************************//

//功能：对输入时钟clock进行F_DIV倍分频后输出clk_out。

//其中F_DIV为分频系数，分频系数范围为1~2^n (n=F_DIV_WIDTH)

//若要改变分频系数，改变参数F_DIV或F_DIV_WIDTH到相应范围即可。

//若分频系数为偶数，则输出时钟占空比为50%；

//若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分

//频系数(当输入为50%时，输出也是50%)。

//--------------------------------------------------------

//奇数倍分频:三倍分频的时序图如下所示。

// 1 2 3 4 5 6

//clock |--|__|--|__|--|__|--|__|--|__|--|__|

//clk_p_r |_____|-----------|_____|

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。