1. 首页
  2. 文章中心
  3. fpga我来了

Quartus17下使用Modelsim10进行仿真

80 阅读 0 评论
我是靠谱客的博主 闪闪水池，最近开发中收集的这篇文章主要介绍Quartus17下使用Modelsim10进行仿真，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

  • 可以在新建工程Simulation中选择Modelsim
    在这里插入图片描述

  • 编写完仿真文件后，Assignments点击Settings
    在这里插入图片描述

  • 点击Simulation，之前创建工程下选择仿真工具Modelsim后这里直接选择Test Benches
    在这里插入图片描述

  • 点击New
    在这里插入图片描述

  • 可以先添加事先写好的tb文件（记得点Add然后文件出现在下面那个框里），再把tb名字复制进去，设置仿真时间1us后点OK
    在这里插入图片描述

  • 点击OK
    在这里插入图片描述

  • 点击Apply后再点OK（直接点击OK之前都白设置了）
    在这里插入图片描述

  • 先点蓝色箭头编译一下，再进行仿真
    在这里插入图片描述

最后

以上就是闪闪水池为你收集整理的Quartus17下使用Modelsim10进行仿真的全部内容，希望文章能够帮你解决Quartus17下使用Modelsim10进行仿真所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(53)

相关文章

[D-XI] DFFE 2 随机存储器 点IP-core1 DFFE 2存储器2 IP Core 2存储器3 总结
[D-XI] DFFE 2 随机存储器 点IP-core1 DFFE 2存储器2 IP Core 2存储器3 总结
一分钟基础：计算机为什么使用二进制？
一分钟基础：计算机为什么使用二进制？
详解计算机内部存储数据的形式 二进制数
详解计算机内部存储数据的形式 二进制数
Quartus常见错误及警告分析
Quartus常见错误及警告分析
Quartus17下使用Modelsim10进行仿真
Quartus17下使用Modelsim10进行仿真
ALTERA verilog Error (12007): Top-level design entity is undefined
ALTERA verilog Error (12007): Top-level design entity is undefined
C++ 右结合律与左结合律详解
C++ 右结合律与左结合律详解
数字 IC 笔试面试必考点（11）亚稳态的分析与处理数字 IC 笔试面试必考点（11）亚稳态的分析与处理
数字 IC 笔试面试必考点（11）亚稳态的分析与处理数字 IC 笔试面试必考点（11）亚稳态的分析与处理

评论列表共有 0 条评论

立即
投稿
返回
顶部