ALTERA verilog Error (12007): Top-level design entity is undefined

75 阅读 0 评论 50 点赞

我是靠谱客的博主故意荔枝，最近开发中收集的这篇文章主要介绍ALTERA verilog Error (12007): Top-level design entity is undefined，觉得挺不错的，现在分享给大家，希望可以做个参考。

ALTERA verilog Error (12007): Top-level design entity “test1” is undefined

这个错误的原因，是因为项目名称叫做test1，但是verilog中(myverilog.v)，找不到这个名称叫test1的module。顶级模块的名称必须与项目名称一致。

把myverilog.v中的内容改成下面这个样子就OK了，

module test1( // 注意这里名称要用test1
    BKPT, nRESET, nPSEN, CLKOUT
    ....
); 
	
input [7:0]PB;
。。。。
endmodule

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。