我是靠谱客的博主 故意荔枝，这篇文章主要介绍ALTERA verilog Error (12007): Top-level design entity is undefined，现在分享给大家，希望可以做个参考。
ALTERA verilog Error (12007): Top-level design entity “test1” is undefined
这个错误的原因，是因为项目名称叫做test1，但是verilog中(myverilog.v)，找不到这个名称叫test1的module。顶级模块的名称必须与项目名称一致。
把myverilog.v中的内容改成下面这个样子就OK了，
复制代码
1
2
3
4
5
6
7
8module test1( // 注意这里名称要用test1 BKPT, nRESET, nPSEN, CLKOUT .... ); input [7:0]PB; 。。。。 endmodule
最后
以上就是故意荔枝最近收集整理的关于ALTERA verilog Error (12007): Top-level design entity is undefined的全部内容，更多相关ALTERA内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复