概述
//源自微信公众号 “数字芯片实验室”
低功耗是当今大多数芯片的关键要求。 芯片的功耗越大，设备就会越热，运行速度越慢。并且在高温下，芯片的可靠性会降低。 本文讨论如何在RTL级对功耗进行优化。
在RTL编码期间可以有哪些方法降低功耗？
在芯片逻辑转换期间，CMOS电路中的任何开关活动都会产生瞬时电流，因此增加了功耗。
设计中最常见的存储元件是同步触发器，它的输出会在输入数据和时钟改变时改变。 因此，如果输入数据和时钟只有在需要时才存在或者触发就可以减少电路信号开关活动，降低功耗。
以下总结了一些降低功耗的机制：
1、减少输入数据的切换。
2、减少触发器的时钟切换。
3、减小芯片面积，因为可以减少门/触发器的开关切换。
如何减少触发器的输入数据切换来降低功耗？
对于相对于时钟很少更新的触发器来说，应该仅在合适的时候更新触发器，避免触发器输出没有必要的更新。这可以通过使能触发器实现，如下图所示：
最后
以上就是现代马里奥为你收集整理的cmos逻辑门传输延迟时间_Verilog设计与逻辑综合实例解析（低功耗）的全部内容，希望文章能够帮你解决cmos逻辑门传输延迟时间_Verilog设计与逻辑综合实例解析（低功耗）所遇到的程序开发问题。
如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复