降低功率 MOSFET损耗（硬件篇）

65 阅读 0 评论 43 点赞

我是靠谱客的博主美丽溪流，最近开发中收集的这篇文章主要介绍降低功率 MOSFET损耗（硬件篇），觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

一、功率MOSFET应用中，功率损耗将导致热产生，主要由通态损耗、开关损耗组成，.这也是工程师在应用中主要针对优化的地方，本文中赛力康工程师/加Scilicon001将根据损耗的所有组成，探讨降低每一种功耗的可行性方案。
功率损耗的降低，可以从硬件、软件两个层面着手。本文先聊聊硬件层面的降损耗方案。首先赛力康工程师/加Scilicon001总结以下组成损耗的8个部分（详细内容会整理文章另行讨论-功率MOSFET的损耗）∶
1、导通功率损耗;
2、截止功率损耗;
3、开启过程功率损耗;
4、关断过程功率损耗;
5、驱动功率损耗;
6、Coss电容泄放损耗;
7、寄生二极管正向导通焊耗∶SC
8、寄生二极管反向恢复毛私
二、赛力康工程师对以下可行性方案探讨
本节赛力康工程师/加Scilicon001 将针对前文提到的8个损耗组成部分，逐一探讨硬件层面降低损耗的可行性。
1、导通功率损耗
导通功率损耗主要来源于功率电流在通态电阻Rds（（on）上产生的热。先回顾计算公式∶Pon=IDSrms2Rds(on)KDon
从公式来看，漏极电流IDS和温度系数K不变的前提下，降低通态损耗的方式/只有降低通态电阻Rds（on）和减小占空比。
电机控制中，占空比改变影响转矩输出，这涉及控制性能，需要综合考量，这里关注通态电阻的减小。
功率MOSFET的损耗文章会提到，通态电阻Rds（on）受温度和载流子浓度影响。那么可以从两方面来降低通态电阻∶
A、优化器件本身的设计及工艺;
B、优化外部散热。
相比于VDMOS，Trench MOSFET拥有更低的导通电阻、更大的导通电流和更快的开关速度，在中低压领域应用更为广泛。
导通电阻与芯片面积成反比，但增加芯片面积降低导阻，成本的提升往往是商业类产品不能允许的;而引入少数载流子导电，可以降低导通压降，但开关速度将受影响且出现拖尾电流、开关损耗增加。
所以针对Rds（on）的优化，对硬件应用工程师来说，赛力康工程师/加Scilicon001 建议一般从如下两个方面优化∶在设计选型阶段，综合考量的情况下，尽量选择小的Rds（on）的MOSFET;注重散热器的设计，完全导通状态下，Rds（on）为正温度系数（原因后续会整理系列文章∶功率MOSFET损耗篇之五宗罪）
2、截止功率损耗
截止损耗来源于漏电流IDSS造成的损耗，先了解漏电流如何产生。根据PN结的伏安特性曲线，当加反向电压时，在第三象限，有一段不随电压变化的电流段（温度不变的情况下），该段即为PN结的反向饱和电流。根据前文MOSFET结构，漏源之间是两个PN结，那么就不可避免出现反向饱和电流的情况，也就产生所说的漏电流。
从上文PN结的伏安特性曲线可知，在一定范围内，饱和漏电流的大小与电压无关，与温度相关。所以针对截止功率损耗，可以在MOS选型阶段，关注反向饱和漏电流这一指标。另一方面，温度对其影响较大，所以保证系统在停机截止状态时，热量能够散出，就几乎能够忽略该损耗了。
3、开启过程功率损耗
开启过程损耗是由于MOSFET开启过程中逐渐下降的漏源电压VDS与逐渐上升的漏源电流IDS交叉重叠部分造成的能量损耗。
从波形来寻找降低损耗的方法，即减小交汇处的面积Poff-on!
应用中可以通过如下方式优化∶
1）调节开通速度
提到开通损耗降低，开启速度往往会成为大家首先调节的对象。降低门极驱动电阻，减小门极电容是最直接有效的方式。另一方面，保证驱动电压在额定范围内，越高开通速度越快。
需要注意的是过快的开通，会导致电流的快速上升，由于杂散电感的存在，会产生较高的电压尖峰，从而损坏器件，所以需要综合考量开通速度。
2）软开启电路
软开启电路主要是错开电压和电流峰值交汇，让电流升高到较高值之前，电压值已经/快要降低到0V了，通过适配电路，实现ZVS a（零电压开通）、ZCS（零电流开通）
针对开通阶段的ZVS与ZCS，需要关注以下问题∶零电流开通∶
零电流开通主要是利用DCM模式下，电感电流不能突变，从而实现MOS开通时漏极电感电流为零。但是零电流开通不能消除漏极电荷损耗。在CCM模式下，零电流开通必须要通过辅助开关来实现（至少两个开关协同工作）。零电压开通∶
零电压开通主要通过辅助电路将Cds+Cgd上的电荷实现转移走，从而消除开通损耗和"漏极电荷损耗。
LLC谐振∶
LLC谐振软开关是传统软开关的最佳实践，通过几个开关之间的协作，以及增加辅助电感和电容，达到MOS的零电压开关，从而基本消除了了开关损耗和漏极电荷损耗。但是不可避免的，为实现零电压关断需要在漏源之间并联很大的电容来吸收关断电流，从而在/大电流应用中导致巨大的能量在辅助电感和辅助电容组成的网络中震荡。由于电源满载与/轻载时漏极存储的电荷量不同，所以为了满足固定的谐振频率，PWM控生器必须变频工作。
4、关断过程功率损耗
关断过程损耗是由于MOSFET关断过程中逐渐下降的漏源电流IDS与逐渐上升的漏源电压VDS 交叉重叠部分造成的能量损耗。
赛力康工程师/加Scilicon001 认为同开启过程优化方式一样，从波形来寻找降低关断损耗的方法，也是减小交汇处的面积PoN oFF!且波形类似，所以优化方式也相同，即∶
1）调节关断速度
2）软关断电路
关断速度的调节同开通速度的调节一样，主要从门极的驱动参数和驱动电源等方面优化。而针对关断阶段的ZVS与ZCS，赛力康工程师/加Scilicon001提醒需要关注以下问题∶
零电压关断
零电压关断主要是利用电容电压不能突变的特性，将MOS管上的电流转移到Cds中去，从而保证MOS电流为零时Vds仍然保持一个比较低的值，降低关断损耗。但是这带来一个问题，在大电流情况下为钳位Vds必须保证Cds足够大，而过大的Cds实际上是将关断损耗转移。到漏极电荷损耗中。
零电流关断∶
通常MOS的零电流关断不容易很直观的实现，除非事先将MOS上的电流转移到其他的地方（通常需要辅助开关协同实现）。事实上，零电压关断最终也会达成零电流关断（相当于MOS上的电流被转移到Cds中了）
如果使用了辅助开关，则需要注意MOSFET的误导通问题。
5、驱动功率损耗
如右图所示，为常见的驱动回路电路。驱动损耗，指栅极接受驱动电源进行驱动造成的损耗。
驱动方式不一致，驱动效率则会存在差/异，同样的驱动输出功率条件下，造成的损耗。也会不同。如下的计算公式则得出了同一器件应用时，驱动功率损耗的最大值∶
PGS= VGSQgfs
根据公式寻找降低其损耗方式，需要在设计阶段，关注三个变量∶
1）器件的Qg值;
2）驱动电压设定;
3）工作频率。
赛力康工程师/加Scilicon001 提醒需要注意，不能为降低损耗，选择较小的参数，否则会对系统其他性能产生影响。比如驱动电压VGS这一参数，数值偏小，只要高于阈值电压，器件仍能导通，但是却可能使器件工作于半导通状态，此时通态损耗会很大，影响系统性能。若选型’时，选择Qg较小的器件，则会导致器件更容易达到开启条件，误导通风险增加。
一般来说驱动损耗不会太大，设计时不用刻意减小它而影响其他性能，如果一定需要优化，最好/的思路是提升驱动效率。因为图腾柱驱动、光耦隔离驱动、变压器隔离驱动效率是不同的，因而驱动损耗（即驱动电路发热）是不同的。不同的驱动IC、不同的设计水平是不同的，也会针对该损耗有优化的可能。
6、Coss电容泄放损耗
指输出电容Coss在MOSFET截止期间存储的电场能，在MOSFET导通期间，在漏源极上的泄放损耗。
实际过程中，由于Coss影响，大部分电流从MOSFET中流过，流过Coss的非常小，甚至可以忽略不计，因此Coss的充电速度非常慢，电流VDS上升的速率也非常慢。即∶
因为Coss的存在，在关断的过程中，由于电容电压不能突变，因此VDS的电压一直维持在较低的电压，功率损耗很小。
因为Coss的存在，在开启的过程中，电容电压不能突变，因此VDS的电压一直维持在较高的电压，实际的功率损耗很大。
Coss泄放损耗计算公式为∶
PDS=1/2VDS2Cossfs
Coss放电产生的损耗主要在开通阶段，和容值、频率成正比，和电压的平方成正比。在功率MOSFET的数据表中，Coss对应产生的功耗就是Eoss。
应用设计优化的方向主要还是从Coss电容入手。其由漏源电容Cds和栅漏电容Cgd组成，但一般很难优化Cgd，因为其往往在模块或单管成型时就已经成定直了，且还与Cgs构成Ciss输入电容，对其改变会影响米勒平台的情况。
所以主要是针对Cds做优化，根据实际测试效果，选择并联合适的Cds电容，既不能为了吸收尖峰而并联过大的Cds，因为其存储的能量在开通阶段会大/量释放，导致损耗增加，甚至导致谐振，影响正常的性能。也不能为了减小损/想耗，而过于减小电容，否则电压尖峰将会很头疼。需要根据实际应用环境找到最A优值。
7、寄生二极管正向导通损耗
寄生二极管正向导通损耗不可忽视，特别是在大电流应用环境中，该损耗必须严格把控。
此处损耗主要发生在功率器件续流期间，，如右图所示。
计算公式如下∶
Pd_f=IF"VDFt3*fs
IF为二极管正向电流，VDF为二极管正向导通压降，t3为二极管正向续流时间。
从应用层面考虑，主要从VDF优化该损耗，在设计选型阶段，选择VDF低的器件。
另外可以外部搭建电路，即不使用模块寄生二极管续流，外部加电路，使用外部二极管续流，使续流阶段产生的损耗不叠加到功率器件上，从而提升器件的使用性能，如左图所示电路。但需要注意的是，由于D2的存在，将会使导通损耗增加，虽然增加的损耗也并未叠加到MOSFET上，但整个系统的效率会因此降低，且D1、D2的选型及散热处理会比较费脑筋，只推荐在部分应用场景中使用该电路。
8、寄生二极管反向恢复损耗ve
反向恢复就是正向导通时PN结存储的电荷耗尽，恢复成截止状态的过程。完成该过程需要的能量便是损耗的构成。→
右图所示为反向恢复阶段电流的功率器件内电流的方向，Irss即为反向恢复电流，此阶段流过下桥的电流为电感电流与上桥反向恢复电流之和。表现到下桥的电流波形，则是会在下桥开启处，出现一个电流尖峰。其大小受开启速度影响。此处主要优化的是Irss变为0之前其造成的损耗。
反向恢复过程有一个参数尤为关键∶trr（反向恢复时间）。其影响功率MOSFET的安全工作区。
反向恢复时间过长，将导致反向恢复损耗增大，更为严重的影响是影响工作频率，因为时间过长，导致预留的死区必须更大，才能保证安全。
反向恢复时间过短，则额定电流下，di/dt会变得很大，由于杂感存在，会导致反向恢复阶段产生很高的尖峰，从而损坏器件。
针对反向恢复阶段的损耗，赛力康工程师/加Scilicon001建议可以从以下三个方面来优化∶
1）控制合适的开关速度来控制反向恢复时间以降低损耗及使器件工作在安全区域;2）同时优化布线，减少杂感，可以对损耗降低起很大的作用。
）当前面两种办法优化后，还需要优化的时候，赛力康工程师/加Scilicon0011建议选择恢复特性较软的MOSFET。
三、总结
要给功率MOSFET降温，减少其损耗，经过前文探讨，硬件降温主要分为应用层面和MOSFET产品两个层面去优化∶
1、MOSFET产品层面∶
1）降低Rds（on）;
2）优化寄生电容Cgd;
3）优化寄生二极管导通压降;
4）优化寄生二极管反向恢复软度;
5）优化MOSFET产品内部杂散电感。
2、应用层面∶
1）优化开关速度;2）提升驱动效率3）优化Cds吸收电容参数;
4）优化布局走线，减小外部杂散电感;
5）注重散热设计，防止受温度影响大的参数改变，导致损耗增加;
6）一些特殊使用场合，为保护器件，可以使用特殊电路来转移
耗。如ZVS/ZCS电路、外部二极管续流电路等。