d触发器q端的输出波形_数字电路计数器的原理，非常简单，JK触发器就可以轻松实现...

计数器是一种具有计数功能的电路，它主要由触发器和门电路组成，是数字电路系统中使用最多的时序逻辑电路之一。计数器不但可用来对脉冲的个数进行计数，还可以分频、定时控制等。

数字实验板

计数器种类有二进制计数器、十进制计数器和任意进制计数器，这些计数器又有加法计数器(又称递增计数器)和减法计数器(也称为递减计数器)之分。

漂亮的电路板

二进制计数器

计数器可分为异步计数器和同步计数器。所谓"异步计数器是指没有同一时钟脉冲控制，或者没有时钟脉冲控制，各触发器状态变化不是发生在同一时刻。

而“同步”是指计数器中的各触发器都受到同一时钟脉冲的控制，所有触发器的状态变化都在同一时刻发生。

触发器组成的计数器原理

异步二进制加法计数器图1-1所示是一个3位二进制异步加法计数器的电路结构，它由3个JK触发器组成， 其中J、K端都悬空，相当于J=l、K=l,时钟脉冲输入端的和小圆圈表示脉冲下降沿 (由“1”变为“0”时)来时工作有效。计数器的工作过程分为如下两步。第一步：计数器复位清零。在工作前应先对计数器进行复位清零。在复位控制反端送一个负脉冲到各触发器Rd 端，触发器状态都变为“0”，即Q2Q1Q0=000。第二步：计数器开始计数。当第1个时钟脉冲的下降沿到触发器F。的CP端时，触发器F。开始工作，由于J=K=1, JK触发器的功能是“翻转”，触发器F。的状态由“0”变为“1",即Q0=b其他触发器状态 不变，计数器的输出为Q2Q1Q0=001当第2个时钟脉冲的下降沿到触发器F。的CP端时，F。触发器状态又翻转，Q。由“1” 变为"0”，这相当于给触发器有的CP端加了一个脉冲的下降沿，触发器F］状态翻转，Q1由"0"变为“1”，计数器的输出为Q2Q1Q0=010。当第3个时钟脉冲下降沿到触发器F。的CP端时，F。触发器状态又翻转，Q。由“0”变 为“1”，F1触发器状态不变Q1=1,计数器的输出为011。同样道理，当第47个脉冲到来时，计数器的Q2Q1Q0依次变为100、101、110、11U1.由此可见，随着脉冲的不断到来，计数器的计数值不断递增，这种计数器称为加法计数器。 当再输入一个脉冲时，Q2Q1Q0又变为000,随着时钟脉冲的不断到来，计数器又重新开始对 脉冲进行计数。谢谢大家，欢迎关注。