我是靠谱客的博主 淡然冰淇淋,最近开发中收集的这篇文章主要介绍用jk触发器构成二分频电路_常见时序逻辑电路及设计——用FPGA学习数字电路本周课程预告...,觉得挺不错的,现在分享给大家,希望可以做个参考。

概述

首先让我们一起来复习下罗亮老师前几周课程讲述的内容:
  1. 数制及各种数制直接的转换;

  2. 反码、补码和常见编码的讲述;

  3. 布尔代数、逻辑函数的描述方法及转换、Verilog HDL代码结构;

  4. 逻辑函数的标准形式和卡诺图;

  5. 组合逻辑的介绍与分析;

  6. 时序逻辑电路的分析。

这些内容都是数字电路的基础内容,不知你掌握了没有? 由于疫情原因目前大家都是通过上网课的形式来学习。 俗话说: “玉瓷之石,金刚试之”,所以开学后罗老师会通过考试来检验大家是否掌握,所以趁现在要好好看直播了。 没来得及看直播的同学,也要常刷回放,把这些内容都记在心中,考试什么的都算什么,我们不胆怯! 本周课程理论内容依然安排在周三周五早上。而罗老师明天会再次把实验一做个完整的讲述,所以没安装软件的同学要抓紧了。本次实验所用的小脚丫FPGA开发板STEP-MAX10详情也可以查阅电子森林网站链接: https://www.eetree.cn/doc/detail/43 ,里面介绍的很全面。 下面来看看本周罗老师讲课的详细:

No.1

3月31日(周二)上午10:00 ,实验1:熟悉Quartus软件和小脚丫FPGA开发板
  • FPGA设计的开发软硬件环境构成;

  • Quartus软件的安装、工具组成和常用配置;

  • Quartus软件的开发流程演示;

  • ModelSim软件的仿真验证流程演示;

  • 小脚丫FPGA开发板的使用方法演示。

No.2

4月1日(周三)上午10:00 ,时序逻辑电路的设计——用FPGA来学习数字电路原理与设计(11)
  • 时钟同步状态机的设计

  • 基于Verilog HDL的时钟同步状态机设计

No.3

4月3日(周五)上午10:00,常见时序逻辑电路之一——用FPGA来学习数字电路原理与设计(12)

  • 双稳态元件

  • 锁存器

  • 触发器,RS触发器,JK触发器,D触发器 

297499eeded1d442c5d7e36988384acf.png

硬禾学堂

硬禾团队一直致力于给电子工程师和相关专业的同学,带来规范的核心技能课程,帮助大家在学习和工作的各个阶段,都能有效地提升自己的职业能力。

在过往的每一期硬禾实战营,我们都会通过高强度的封闭式实战项目训练,帮助学员掌握电子系统设计,以及调试过程中每一个环节的规范要点,陪伴他们成长为各自项目里的中坚力量。现在,我们秉承同样的宗旨,在硬禾学堂为大家带来更多的在线课程。

关注硬禾 / 我们一起在电子领域探索前进

7f4bea4df88d3039034559710b415106.gif 371e33c2977b212dde07730cee3ddee1.png

硬禾学堂

我们一起在电子领域探索前进

关注硬禾服务号,随时直达课堂

91ea245ebb1d37be448cb7f35e78b69f.gif

点击下方

最后

以上就是淡然冰淇淋为你收集整理的用jk触发器构成二分频电路_常见时序逻辑电路及设计——用FPGA学习数字电路本周课程预告...的全部内容,希望文章能够帮你解决用jk触发器构成二分频电路_常见时序逻辑电路及设计——用FPGA学习数字电路本周课程预告...所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
点赞(51)

评论列表共有 0 条评论

立即
投稿
返回
顶部