双 JK 触发器 74LS112 逻辑功能。真值表_【数电笔记】时序逻辑电路设计举例

---

时序逻辑电路的设计

数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路(简称组合电路)，另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

---

设计时序逻辑电路的一般步骤

同步时序逻辑电路的设计，一般可按以下步骤进行：1) 逻辑抽象，画出原始状态转换图或列出状态转换表。在此，需要确定三个问题：输入和输出变量的数目，状态的数目，状态之间的转换关系。2) 状态化简。如果在状态转换图中有两个以上状态，它们的输入相同，输出相同，转换到的次态也相同，则可称它们为等价状态。显然，等价状态在状态转换图中是重复的，可以合并为一个。所谓状态化简，就是将原始状态图(表)中的等价状态合并，建立最小的状态转换图，从而使存储电路结构简单。3) 状态分配。时序逻辑电路的状态是用触发器状态的不同组合来表示的，因此在进行状态分配之前，首先需要确定触发器的数目n，通常取，其中N为状态转换图中的有效状态数目，然后进行状态分配。所谓状态分配就是给电路的每一个状态分配一个二进制代码。因此，状态分配又称为 状态编码。编码方案有多种多样，选择是否合适，应以得到时序逻辑电路中的组合电路是否最简为标准。4) 选定触发器类型，求出输出方程、状态方程和驱动方程。5)根据输出方程和驱动方程画出逻辑电路图。6)检查自启动能力

111数据检测器的没计

试设计一个串行数据检测器，它具有一个输入端和一个输出端，输入为一串随机信号，当连续输入三个或三个以上的1时，输出为1，否则输出为0。(1)建立原始状态转换图。为了建立检测器的状态转换图，我们首先假设以下几个状态：

• S0——没有输入1以前的状态；

• S1——输入一个1以后的状态；

• S2——连续输入两个1以后的状态；

• S3——连续输入三个或三个以上1以后的状态。

(2)状态化简。 (相同的输入、相同的输出、相同的去向)

(3)状态分配

(4)选定触发器类型、求输出方程、状态方程和驱动方程。选用JK触发器组成该电路，并根据状态转换图(或状态转换表)画出其次态卡诺图和输出卡诺图，如图4.3.4(a)所示。为了便于化简，可将图4.3.4(a)分解为(b)、(c)和(d)三张卡诺图，化简后可求出输出方程为Z=XQn

状态方程为

驱动方程为

(5)画逻辑电路图

(6)检查自启动。