Verilog-@( * )

95 阅读 0 评论 63 点赞

我是靠谱客的博主懦弱电源，最近开发中收集的这篇文章主要介绍Verilog-@( * )，觉得挺不错的，现在分享给大家，希望可以做个参考。

电平触发的 always 块常常描述组合逻辑行为。

如果组合逻辑块语句的输入变量很多，那么编写敏感列表会很烦琐并且容易出错。

@( * )表示对后面语句块中所有输入变量的变化都是敏感的,当敏感信号较多时，使用此方法比较推荐

以上就是懦弱电源为你收集整理的Verilog-@( * )的全部内容，希望文章能够帮你解决Verilog-@( * )所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。