1. 首页
  2. 文章中心
  3. FPGA

[FPGA学习笔记] wire与reg的区别 begin与end有什么作用

81 阅读 0 评论
我是靠谱客的博主 畅快板凳，最近开发中收集的这篇文章主要介绍[FPGA学习笔记] wire与reg的区别 begin与end有什么作用，觉得挺不错的，现在分享给大家，希望可以做个参考。

概述

wire相当于一条连线，用来连接电路，不能存储数据，无驱动能力，是组合逻辑,只 能在assign左侧赋值，

reg表示一定要有触发，输出才会反映输入。

wire只能被assign连续赋值，reg只能在initial和always中赋值。

wire用二元运算符，reg用if——else

begin和end相当于括号

最后

以上就是畅快板凳为你收集整理的[FPGA学习笔记] wire与reg的区别 begin与end有什么作用的全部内容，希望文章能够帮你解决[FPGA学习笔记] wire与reg的区别 begin与end有什么作用所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(54)

相关文章

verilog中assign和always@(*)的区别和易忽略的点
verilog中assign和always@(*)的区别和易忽略的点
FPGA——localparam和parameter
FPGA——localparam和parameter
FPGA学习： Verilog刷题记录(11)FPGA学习： Verilog刷题记录（10）
FPGA学习： Verilog刷题记录(11)FPGA学习： Verilog刷题记录（10）
HDLBits(八)学习笔记——Counters(计数器)Count15Count10Count 1to10CountslowCount 1-12Count 1000Count bcdCount clock
HDLBits(八)学习笔记——Counters(计数器)Count15Count10Count 1to10CountslowCount 1-12Count 1000Count bcdCount clock
[FPGA学习笔记] wire与reg的区别 begin与end有什么作用
[FPGA学习笔记] wire与reg的区别 begin与end有什么作用
基于Verilog HDL 的任意模计数器的实现
基于Verilog HDL 的任意模计数器的实现
oracle字段大段字符串,ORACLE存储过程，参数目字符串太长
oracle字段大段字符串,ORACLE存储过程，参数目字符串太长
HDLBits(十 三)学习笔记——Building Lager Circuits （1000计数器 —— FSM：One-hot logic equations独热码）1、Counter with period 10002、4-bit shift register and down counter（移位寄存器）3、fsmseq 序列1101识别器4、fsmshift 状态机启用移位寄存器5、fsm （将移位寄存器和序列识别器进行结合）6、fancytimer完整的计数器7、fsmonehot
HDLBits(十 三)学习笔记——Building Lager Circuits （1000计数器 —— FSM：One-hot logic equations独热码）1、Counter with period 10002、4-bit shift register and down counter（移位寄存器）3、fsmseq 序列1101识别器4、fsmshift 状态机启用移位寄存器5、fsm （将移位寄存器和序列识别器进行结合）6、fancytimer完整的计数器7、fsmonehot

评论列表共有 0 条评论

立即
投稿
返回
顶部