wire相当于一条连线,用来连接电路,不能存储数据,无驱动能力,是组合逻辑,只 能在assign左侧赋值,
reg表示一定要有触发,输出才会反映输入。
wire只能被assign连续赋值,reg只能在initial和always中赋值。
wire用二元运算符,reg用if——else
begin和end相当于括号
最后
以上就是畅快板凳最近收集整理的关于[FPGA学习笔记] wire与reg的区别 begin与end有什么作用的全部内容,更多相关[FPGA学习笔记]内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
发表评论 取消回复