Quartus D触发器及时序仿真

任务简介
1.在 Quartus中自己用门电路设计一个D触发器，并进行仿真，时序波形验证；
2. 在 Quartus 中直接调用一个D触发器电路，进行仿真，时序波形验证，与1做比较；
3. 在 Quartus 中用Verilog语言写一个D触发器，进行仿真验证，与2做比较；

实验工具：

• Quartus II 13安装与使用介绍：安装教程
• Modelsim SE： 安装与介绍

一.D触发器介绍

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的**前沿（正跳变0→1）**触发。
D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。
对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等等。

方程介绍：

• Qn+1 = D

功能表

时序图

二.门电路设计一个D触发器

1.Quartus 工程创建

2.门电路设计

打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/schematic File"按"OK"后将打开原理图编辑窗。

选择这个类型的文件

4 个 nand2 与非门，1 个 not 非门，2个输入管脚和2个输出管脚，并连线

最终如下图：
最后保存CTRl+S

先进行编译，再进行电路图的生成

生成以下的电路图

3.仿真波形图

CTRL+S保存

仿真前设置

时序功能仿真

三.直接调用D触发器电路

1.Quartus 工程创建

与上个方式创建方式相同，也可以直接复制上一个项目

2.调用D触发器生成电路图

3.仿真波形图

四.用Verilog语言写一个D触发器

1.Quartus 工程创建

与上个方式创建方式相同

2.新建Verilog文件

3.写入Verilog代码生成触发器

//dwave是文件名
module dwave(D,CLK,Q);
    input D;
    input CLK;
    output Q;

    reg Q;

    always @ (posedge CLK)//我们用正的时钟沿做它的敏感信号
    begin
        Q <= D;//上升沿有效的时候，把d捕获到q
    end
endmodule

4.生成电路图

5.仿真波形图

五.总结

• 1.门电路设计一个D触发器：
  原理清晰，我们能够知道D触发器的结构以及运作方式。
• 2.调用D触发器：
  调用最简单，但是是封装好了的所以对内部结构不清楚
• 3.Verilog语言：
  用软件描述硬件，可以很方便地调用，也能了解其运作原理，在复杂的电路图时比较好用。

最后

以上就是冷傲云朵为你收集整理的Quartus D触发器及时序仿真Quartus D触发器及时序仿真的全部内容，希望文章能够帮你解决Quartus D触发器及时序仿真Quartus D触发器及时序仿真所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错，欢迎将靠谱客网站推荐给程序员好友。