adcclk最大_STM32 ADC转换时间

STM32F103XX的ADC的采样时钟最快14MHz，最快采样率为1MHz。

ADC时钟：

这个ADC时钟是从哪来的呢。我们看下面这个STM32的时钟结构图：

我们大多使用STM32的最快PCLK2系统时钟72MHz。

ADCCLK的时钟由72MHz的6分频能瞒住14MHz以下的要求 为12MHz。

RCC_ADCCLKConfig(RCC_PCLK2_Div6); //72M/6=12,ADC最大时间不能超过14M

ADC转换时间：

有如下公式： TCONV = 采样时间+ 12.5 个周期

其中12.5个周期是采集12位AD时间是固定的，另外一个采样时间可以取下面几个参数由SMPx[2:0]寄存器控制，每个通道可以单独配置。

000：1.5周期

100：41.5周期

001：7.5周期

101：55.5周期

010：13.5周期

110：71.5周期

011：28.5周期

111：239.5周期

当我们选择1.5周期时。转换时间 = 1.5+12.5 = 14周期。

当时钟配置为12MHz时 转换时间 = 14/12 = 1.167us.

其中有人就有疑问 为什么系统时钟72MHz 竟然达不到手册上说的1MHz- 1us的采样 。

其实我们要了解，真正决定ADC转换速度的不是系统时钟72MHz 而是不超过14MHz的 ADCCLK。 当我们配置系统时钟为72MHz的时候 ADCCLK 最大为12MHz.所以转换速度稍微慢了。

当我们把系统时钟设置为56MHz的时候，经过4div正好为14MHz，此时就能达到1us的采样。但是测试发现如果按照最快速度转换ADC结果不是很准确。

---------ForeverLongo