adcclk最大_TMS320F28xxADC配置说明中文版

Bit(s)

Name

Description

15

Reserved

读为

0

，写无效

14

RESET

ADC

模块软件复位。此位导致整个

ADC

模块的主复位。当将器件复位引脚

拉低时(或上电复位后)，所有寄存器位和序列发生器状态机制复位到初

始状态。

这是一个一次效应位，

也即将此位置

1

后，

将立即自行清除此位。

此位的读数总是返回

0

值。

ADC

复位也有

2

个时钟周期的延迟(即在复位

ADC

的指令后经过

2

个

ADC

时钟周期之前，不应修改其它

ADC

控制寄存

器位)。

0

无影响

1

复位整个

ADC

模块(然后由

ADC

逻辑电路将该位设置回

0

)

注：

在系统复位期间将复位

ADC

模块。

如果需要在其它任何时间复位

ADC

模块，可通过向此位写入

1

来实现。经历

2

个

ADC

时钟域周期后，可向

ADCCTRL1

寄存器位写入适当的值。下例假定

150MHz

的

DSP

时钟和

25MHz

的

ADCCLK

。汇编代码：

MOV ADCTRL1, #01xxxxxxxxxxxxxxb; Resets the ADC (RESET = 1)

RPT

#10

||

NOP

;

Provides

the

required

delay

between

writes

to

ADCTRL1

MOV ADCTRL1, #00xxxxxxxxxxxxxxb ; Configures ADCTRL1 to

user-desired value

13-12

SUSMOD1-SUSMOD0

仿真挂起模式。这些位决定出现仿真挂起(例如，因调试器触及断点)时

发生的事件。

00

模式

0

。忽略仿真挂起。

01

模式

1

。完成当前序列锁定最终结果且更新状态机制之后，序列

发生器和其轮询

程序逻辑停止。

10

模式

2

。完成当前转换、锁定结果且更新状态机制之后，序列发

生器和其它轮询

程序逻辑停止。

11

模式

3

。仿真挂起时，序列发生器和其它轮询程序逻辑立即停止。

11-8

ACQ_PS3-ACQ_PS0

采集窗口大小。

此位字段控制

SOC

脉宽，

后者确定采样开关关闭的时间段。

SOC

脉宽为

ADCTRL1[11:8] + 1

乘以

ADCLK

周期。

7

CPS

内核时钟预分频器。预分频器用于对器件外设时钟

HSPCLK

进行分频。

0  ADCCLK = Fclk/1

1  ADCCLK = Fclk/2

注：

CLK =

被预分频的

HSPCLK (ADCCLKPS[3:0])