1. 首页
  2. 文章中心
  3. IC

verilog中always@(*)和always不加@的区别

168 阅读 0 评论
我是靠谱客的博主 活泼老师，这篇文章主要介绍verilog中always@(*)和always不加@的区别，现在分享给大家，希望可以做个参考。

1. 若没有@，则是一般在teastbench 中产生时钟信号，指不会满足特定的条件，执行完一次后立马继续执行下一次，一直重复执行。

2. 有@时，是每次执行语句时，必须满足括号内的条件才能继续执行语句，否则不执行。

所以说，我们用always块生成时钟信号时，不用加上@，加上之后编译会发生错误。

最后

以上就是活泼老师最近收集整理的关于verilog中always@(*)和always不加@的区别的全部内容，更多相关verilog中always@(*)和always不加@内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(111)

相关文章

always @(*) 中‘*’所代表的意思结论实验
always @(*) 中‘*’所代表的意思结论实验
不点击按钮如何实现跳转——模拟操作trigger
不点击按钮如何实现跳转——模拟操作trigger
Verilog语法基础HDL Bits训练11：CountersCircuits:Sequential Logic:Counters
Verilog语法基础HDL Bits训练11：CountersCircuits:Sequential Logic:Counters
[Verilog学习笔记] always@(*)语句是什么意思
[Verilog学习笔记] always@(*)语句是什么意思
verilog中always@(*)和always不加@的区别
verilog中always@(*)和always不加@的区别
HDLbits答案更新系列7（3.2 Sequential Logic 3.2.1 Latches and Flip-Flops）前言3.2 Sequential logic结语HDLbits网站链接
HDLbits答案更新系列7（3.2 Sequential Logic 3.2.1 Latches and Flip-Flops）前言3.2 Sequential logic结语HDLbits网站链接
HDLbits答案更新系列8（3.2 Sequential Logic 3.2.2 Counters）前言3.2.2 Counters结语HDLbits网站链接
HDLbits答案更新系列8（3.2 Sequential Logic 3.2.2 Counters）前言3.2.2 Counters结语HDLbits网站链接
FPGA学习笔记（一）
FPGA学习笔记（一）

评论列表共有 0 条评论

立即
投稿
返回
顶部