我是靠谱客的博主 愤怒大雁,最近开发中收集的这篇文章主要介绍(一)异步FIFO的设计一、异步FIFO,觉得挺不错的,现在分享给大家,希望可以做个参考。

概述

一、异步FIFO

  • 数据写入FIFO的时钟和数据读出FIFO的时钟是异步的(asynchronous), 异步是指相位不同,频率可能不同,不同时钟上升沿之间关系不确定,相位关系不确定,常用于跨时钟域数据的存储读写。

1、亚稳态

        以单bit信号为例:

说明:

  • 亚稳态:上图Din是DFF1的输入由上一个DFF0在时钟域clka下输出的单bit信号,当DFF0输出到clkb时钟域时,由于两个时钟域是异步的,所以无法保证采样到的DFF1的输出Ds是稳定的,因为信号跨时钟域,它要在clkb时钟域稳定下来需要一定的时间(这段时间包括触发器内部电路的时间、导线,导线中间组合逻辑电路的时间),这段稳定时间中的输出Ds是不稳定的,叫这个不稳定的状态为亚稳态但经过一段时间最终输出Ds会达到稳定状态0或1

2、单bit信号Din慢时钟a同步到快时钟b

若单bit信号Din慢时钟a到快时钟b采用打两拍的方法,打的拍数越多亚稳态消除的越好(信号抖动时间不是确定的,随时钟变化)

  1. 第一拍:b时钟下同步Din,减小采到亚稳态的概率,虽采到随机值,但最终会达

最后

以上就是愤怒大雁为你收集整理的(一)异步FIFO的设计一、异步FIFO的全部内容,希望文章能够帮你解决(一)异步FIFO的设计一、异步FIFO所遇到的程序开发问题。

如果觉得靠谱客网站的内容还不错,欢迎将靠谱客网站推荐给程序员好友。

本图文内容来源于网友提供,作为学习参考使用,或来自网络收集整理,版权属于原作者所有。
点赞(49)

评论列表共有 0 条评论

立即
投稿
返回
顶部