1. 首页
  2. 文章中心
  3. FPGA系列

AD9361收发测试工程软件：Vivado 2018.3一、Block Design设计 二、顶层文件编写 三、RTL-模块关系图 四、PS端配置 五、测试结果

180 阅读 0 评论
我是靠谱客的博主 迷人滑板，这篇文章主要介绍AD9361收发测试工程软件：Vivado 2018.3一、Block Design设计 二、顶层文件编写 三、RTL-模块关系图 四、PS端配置 五、测试结果，现在分享给大家，希望可以做个参考。

  • 软件：Vivado 2018.3

  • 学习了一个多月，完成了一个关于ad9361双收双发的工程，本项目的学习参考了B站的一个9361的公开课和官方例程，实现了收发的功能。
  • 4c184e8d839b4806987a54961847dec0.png

一、Block Design设计

26dabc939c98400ba251f2c0118419bb.png

 二、顶层文件编写

ec38d3d431274755ad51e290a83bdc11.png

  •  system_top：顶层文件
  • system_wrapper：zynq子系统
  • ad9361_lvds：ad9361差分数据解析模块
  • dds_data_out：dds产生需要发送的数据

 三、RTL-模块关系图

6b53b4d6a08a4c1eb60d4e7667a0c969.png

 四、PS端配置

e32aff8030dc4c6aa2483809e5f8b5ad.png

 五、测试结果

5572afb800744efab3d35b1bb7209bcf.png

 

 

最后

以上就是迷人滑板最近收集整理的关于AD9361收发测试工程软件：Vivado 2018.3一、Block Design设计 二、顶层文件编写 三、RTL-模块关系图 四、PS端配置 五、测试结果的全部内容，更多相关AD9361收发测试工程软件：Vivado内容请搜索靠谱客的其他文章。

本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
点赞(119)

相关文章

AD9361介绍（1）
AD9361介绍（1）
AD9361常用配置概述
AD9361常用配置概述
射频&天线设计-窄带阻抗匹配电路设计
射频&天线设计-窄带阻抗匹配电路设计
AD9361 介绍 (中)六、 增益控制七、 时钟和PLL八、Enable state machine
AD9361 介绍 (中)六、 增益控制七、 时钟和PLL八、Enable state machine
AD9361收发测试工程软件：Vivado 2018.3一、Block Design设计 二、顶层文件编写 三、RTL-模块关系图 四、PS端配置 五、测试结果
AD9361收发测试工程软件：Vivado 2018.3一、Block Design设计 二、顶层文件编写 三、RTL-模块关系图 四、PS端配置 五、测试结果
AD9361 官方例程详解（一）前言一、 Device selection、Identification number、Reference Clock、Base Configuration二、 ENSM Control、 LO Control 、Rate & BW Control、 RF Port Control 、TX Attenuation Control 、 Reference Clock Control三、Gain Control、Gain MGC Control、Gain AGC Co
AD9361 官方例程详解（一）前言一、 Device selection、Identification number、Reference Clock、Base Configuration二、 ENSM Control、 LO Control 、Rate & BW Control、 RF Port Control 、TX Attenuation Control 、 Reference Clock Control三、Gain Control、Gain MGC Control、Gain AGC Co
AD9361整体介绍
AD9361整体介绍
AD9361 介绍 (终)十一、数据接口 LVDS十二、SPI 和 附加接口信号
AD9361 介绍 (终)十一、数据接口 LVDS十二、SPI 和 附加接口信号

评论列表共有 0 条评论

立即
投稿
返回
顶部