模块定义时的端口类型和例化时连接端口的信号类型可以不一致。
(1)模块定义时new_data为输入端口，必须为wire型，而例化时，连接此端口的信号类型可以为wire型，也可以为reg型
(2)show_cnt定义时为输出端口，可以为reg类型，也可以为wire类型，但是例化时连接此端口的信号类型必须为wire类型。
模块定义时：
例化时：
最后
以上就是暴躁朋友最近收集整理的关于verilog模块端口允许类型的全部内容，更多相关verilog模块端口允许类型内容请搜索靠谱客的其他文章。
本图文内容来源于网友提供，作为学习参考使用，或来自网络收集整理，版权属于原作者所有。
发表评论 取消回复