PT静态时序分析 第九课
第九课 Extracted and Interface Logic Models学会在已经有设计好的门级网表的前提下，创建interface logic model，或者extracted timing model学会用命令比较创建出的模型和门级网表之间的区别为什么要创建模型？为了实现超大规模集成电路的静态时序分析，需要简化电路。Create an ILM好处：可以做分层的STA；可以真实地还原网表的物理状况；模型容易创建ILM的特性：创建ILM之前1.保证设计的约束完整2.排
