FPGA D触发器实验FPGA D触发器实验
FPGA D触发器实验实验目的（1）熟悉Quatus18.1的软件应用（2）熟悉ip核的调用（3）掌握D触发器的逻辑功能和触发方式实验环境Quartus Prime 18.1标准版Cyclone IV EP4CE6F17C8测试工具：Signal Tap、In-Systeam Source and Probes Editor实验原理1）系统原理D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。触发器具
