输入/输出延迟单元( IODELAY)简介 输入/输出延迟单元(IODELAY)简介每个 I/O模块包含一个可编程绝对延迟单元,称为 IODELAY。IODELAY 可以连接到ILOGIC/ISERDES 或OLOGIC/OSERDES 模块,也可同时连接到这两个模块。IODELAY 是具有 64 个tap 的环绕延迟单元,具有标定的tap 分辨率(见附图1)。IODELAY 可用于组 FPGA开发 2023-05-07 53 点赞 0 评论 80 浏览