数字IC设计——跨时钟域篇1（时钟域）
数字IC设计——跨时钟域篇1一、时钟域概要1. CDC介绍CDC（clock domain crossing）检查（跨时钟域的检查）是对电路设计中同步电路设计的检查。非同步时钟没有固定的相位关系，这样Setup/Hold不满足而产生了亚稳态是无法避免的。我们采用同步设计的方法保证亚稳态不会无序的在电路中传播，从而导致功能问题。随着当今SOC设计的规模越来越大，时钟越来越多，工作模式越来越复杂。跨时钟域电路不但多，而且非常复杂。 在当今的电路设计中我们通常使用多级同步，异步FIFO，握手等同步设计
