xilinx srio ip学习笔记之axistream接口前言接口转化
srio 的IQ接口都是基于axistream的，以前没怎么用过axistream的接口，或者说没怎么用过复杂条件下的axistream的接口，今天就来总结和改造一下包括以下信号axistream 一边是发送端，一边是接收端。接收端的时序还比较好判断，只要判断tvalid准备好了，只要发送一个tready，那么tvalid和tready同时为高的时候，ireq_tdata就可以采集下来。
