delay 芯片时序output_【芯片设计】DC综合扫盲专题
1. WNS& TNSworst negative slack：最差slack值total negative slack：所有负slack之和2. DC & DCGdc使用线性负载模型预估延迟，网表不含物理布局信息；dcg在PR布局后，将子模块物理布局信息读入，使用milkway库进行综合。3. overconstrainedMOSFET制造工艺随机性偏差，不同...
