FPGA入门_2.Verilog语言和Vivado软件对电路的不同层次描述
HDL (Hardware Description Language)，硬件描述语言。是一种以计算机程序语言来描述硬件电路的语言。设计电路时，如果不借助EDA工具，那仅仅电路绘图就是难以想象的工作量。而HDL语言的发展中，最终Verilog和VHDL两种成为了主流。Verilog基于C语言开发，基本语法和C语言基本没有差别，学习过C/C++的人可以很容易上手。重要的是思维模式的转变，在写Verilog时，更重要的是脑海中有代码背后实际的电路器件和结构，这样才能真正的用好FPGA。以下以二选一多路
