Verilog学习笔记（4）:仿真验证与Testbench编写1.Verilog电路仿真和验证概述2.Verilog测试程序设计基础3.与仿真相关的系统任务4.信号时间赋值语句5.任务和函数6.典型测试向量的设计7.用户自定义元件模型UDP8.基本门级元件和模块的延时建模8.2模块延时建模9.编译预处理语句10.Verilog测试方法简介来源：蔡觉平老师的Verilog课程
verilog知识总结；verilog考试知识点汇总；仿真验证与Testbench编写；Verilog电路仿真和验证概述；Verilog测试程序设计基础；Testbench及其结构；Verilog仿真结果确认；Verilog仿真效率；典型测试向量的设计；$display和$write；$monitor与$stobe；$time和$reltime；$finish和$stop；$readmemh和$readmem；$random；信号时间赋值语句；时间延迟；边沿触发时间控制；电平敏感事件控制；任务和
