FPGA学习（第7节）-Verilog状态机（状态按条件切换） 一、状态机设计要点 二、Verilog实现状态机练习题
好的设计思路，扎实的设计基础是Verilog设计电路的重点。之前我们学习了Verilog计数器设计计数器学习链接：http://blog.csdn.net/fengyuwuzu0519/article/details/72568727这一节来看状态机设计。一、状态机设计要点1、概述（2）状态机的转移图（3）结构：
