ZYNQ学习之路14.时序仿真一. Vivado软件时序仿真二. vivado在线逻辑分析仪的使用
在编写ZYNA的FPGA逻辑代码过程中，往往需要对时序进行分析。时序信号的分析一般通常有软件仿真和在线仿真两种，本文介绍这两种方法的具体使用方法。一.Vivado软件时序仿真建立时序仿真的步骤：1. 建立工程后，添加源文件，本文以一个非常简单的模块——生成1Hz方波，进行说明。module clock_1Hz( clock, //input system clock,30MHz clk //output 10Hz clock, 10Hz ); .
