verilog实现二进制计数器，约翰逊(Johnson)计数器，环形计数器
https://github.com/zsylov/verliog-study/blob/master/2019.5.6%E8%AE%A1%E6%95%B0%E5%99%A8.md用verilog实现一个4bit二进制计数器。====a) 异步复位b) 同步复位input clk, rst_n;output [3:0] o_cnt;```verilog`timescale...
