使用D触发器完成带有异步清零clrn和同步使能wen的8位寄存器
要求：看到这个题，首先我们应该先考虑D触发器的实现：`timescale 1ns / 1psmodule dffe( input clk, input clrn,wen, input d, output reg q); always@(posedge clk or negedge clrn) //因为是异步清零，也需要加到always中 begin if(clrn == 1'b0) //如
