FPGA学习笔记（二）同步电路设计
文章目录一、触发器二、D-FF结构三、亚稳态四、建立时间和保持时间五、时序分析六、电路评估分析七、单相时钟同步电路一、触发器触发器（Flip Flop，FF）是一种只能存储1个bit的存储单元。FPGA逻辑单元内的D触发器（D-FF）就是一种在时钟上升沿（或下降沿）将输入信号的变化传输到输出端的边沿触发器。如下图D-FF在CLK上升沿将输入值传输到输出Q。[外链图片转存失败,源站可能有防盗链...
